Guía para el Trabajo de Laboratorio Número 1

Arquitectura de Computadoras 22/04/2026

Introducción al simulador Ripes

El simulador que utilizaremos es el Ripes, el cual permite analizar la ejecución de programas en procesadores RISC-V tanto de ciclo único como segmentados.

El simulador puede utilizarse de dos maneras:

- Utilizando la versión web accediendo a la dirección ***https://ripes.me/***
- Descargando la versión de escritorio desde el repositorio oficial en la sección *Releases* disponible en ***https://github.com/mortbopet/Ripes#downloading–installation***

Para la instalación en Windows:

- Descargar el archivo `Ripes-v2.2.6-win-x86_64.zip`
- Descomprimir el archivo
- Ejecutar el programa `Ripes.exe`

No es necesaria ninguna instalación adicional.

Para más información sobre el simulador y sus funcionalidades, se puede consultar la documentación oficial disponible en ***https://github.com/mortbopet/Ripes/blob/master/docs/introduction.md***.


Al iniciar el simulador se accede a la ventana principal, la cual contiene diferentes secciones. En este laboratorio utilizaremos principalmente las pestañas **Editor** y **Processor**.

En la pestaña **Editor** se escribe el programa en lenguaje ensamblador RISC-V. El editor dispone de resaltado de sintaxis y verificación de errores.



Una vez completo el programa, el mismo se ensambla automáticamente y se pueden visualizar las instrucciones en lenguaje de máquina o assembler. Si no hay errores, el programa se cargará automáticamente en el simulador.

Luego se debe cambiar a la pestaña **Processor**, donde se puede ejecutar el programa.



En esta ventana se puede ejecutar el programa en forma completa con el botón *Run* o ejecutarlo paso a paso utilizando el botón *Step*. Se recomienda utilizar la ejecución paso a paso para analizar el comportamiento del procesador.

En esta ventana tenemos los siguientes elementos:

- El área central muestra el camino de datos del procesador seleccionado, permitiendo visualizar cómo fluyen los datos entre las distintas unidades funcionales. Si las transiciones ocurren demasiado rápido, se puede configurar el tiempo del reloj en un valor muy alto como 5000 ms (5 seg) lo cual ayuda a entenderlas mejor.
- En la parte superior se puede seleccionar el tipo de procesador. Las configuraciones que se utilizarán en este laboratorio son:
  - **Single Cycle Processor**
  - **5-stage processor w/o forwarding or hazard detection**
  - **5-stage processor w/o hazard detection**
  - **5-stage processor w/o forwarding unit**
  - **5-stage processor**
- El panel de registros permite visualizar el valor actual de los registros del procesador. Estos valores se actualizan automáticamente durante la ejecución.
- El panel de memoria permite inspeccionar el contenido de la memoria de instrucción.
- La vista del pipeline muestra en qué etapa (IF, ID, EX, MEM, WB) se encuentra cada instrucción en cada ciclo de reloj.

La visualización del pipeline permite analizar:

- El solapamiento de instrucciones
- La presencia de stalls
- El efecto del adelantamiento de datos (forwarding)

Ejemplo

Para ilustrar el uso del simulador, consideremos el siguiente programa:

```
addi x1, x0, 5
addi x2, x0, 10
add x3, x1, x2
```

Se recomienda:

- Ejecutar el programa paso a paso utilizando el botón *Step*
- Observar cómo cambian los valores de los registros
- Analizar el comportamiento del pipeline en las distintas configuraciones del procesador

Este ejemplo permite comprender el flujo básico de ejecución antes de abordar los ejercicios del laboratorio.